三星重磅突破！垂直芯片改寫AI存儲格局？

當前，全球半導體行業正全力探索先進封裝技術，而三星電子正手握一項足以顛覆行業格局的核心技術。

據TrendForce、ET News等多家權威媒體報道，三星基于“垂直芯片”架構的先進封裝項目已取得實質性突破，相關技術論文已被2026年IEEE VLSI研討會正式接收，計劃于今年6月公開亮相。

這項名為V-die的核心技術，創新性地將芯片以90度角直立放置，如同書架上的書本般有序排列，成功實現I/O連接數10倍提升、帶寬4倍增長，不僅為陷入性能瓶頸的AI芯片開辟了全新發展，也讓三星在與臺積電的先進封裝競賽中更有底氣。

什么是V-die

在AI芯片需求持續爆發的當下，高帶寬內存（HBM）的性能瓶頸日益突出，成為制約高性能計算發展的關鍵短板。

去年4月，JEDEC固態技術協會正式發布HBM4新標準，將芯片高度限制從HBM3E的720微米放寬至775微米，以支持16層芯片堆疊，但這一升級仍難以滿足未來高性能計算的需求。有傳聞稱，JEDEC將進一步放寬芯片高度限制至900微米，以適配更高集成度的應用場景。

從設計來看，傳統HBM采用水平堆疊架構，通過硅通孔（TSV）實現數據傳輸，但TSV本身會占用大量芯片面積，嚴重限制了I/O端口的數量。即便采用最先進的HBM4標準，其I/O接口數量也僅能達到2048個，難以匹配AI模型升級帶來的海量數據傳輸需求。

隨著AI模型不斷迭代升級，數據傳輸效率和帶寬需求呈指數級增長，傳統水平堆疊架構已逼近物理極限，同時散熱難題也隨芯片堆疊層數的增加愈發嚴峻。而三星的V-die技術，正是為破解這一行業困局量身打造。

由韓國科學技術院Kwon Ji-min教授領銜的研發團隊，創新性地將芯片從“平躺”狀態轉為“直立”放置，使芯片長邊成為完整的區域。

這一設計在不增加芯片占地面積的前提下，將I/O連接數從2048個飆升至約20000個，同時大幅降低了數據讀取延遲，從根本上突破了傳統架構的局限。

兩大技術加持

為推動垂直芯片技術落地，三星同步公布了兩項關鍵配套技術，徹底掃清了障礙。

在信號傳輸方面，研發團隊選用玻璃基板作為下一代封裝核心材料，通過直接電鍍銅工藝制造供電線路，成功驗證了信號傳輸的穩定性與完整性。相較于傳統塑料基板，玻璃基板具備耐熱性強、彎曲度小、精度高的優勢，更適配高集成度AI芯片的封裝需求，目前已成為行業公認的先進封裝核心材料之一。

在芯片散熱領域，三星創新性地采用“直接液冷”方案，針對性解決高性能AI芯片的散熱痛點。隨著高性能AI芯片功率攀升至1000瓦以上，傳統風冷、普通液冷等方式已無法滿足散熱需求。三星利用芯片間的微觀間隙作為冷卻液流動通道，實現各層芯片的均勻控溫，這一技術與三星此前推進的液冷SSD優化方向高度契合。目前，三星已啟動芯片浸沒式液冷兼容測試，為垂直芯片的規模化商業化應用奠定了堅實基礎。

結合自身已成熟的2.5D I-Cube、3D X-Cub先進封裝技術，以及正在重點發力的硅光子技術，三星在先進封裝領域的布局日趨完善，其直接對標對象正是行業龍頭臺積電。

當前，臺積電與英偉達深度合作，憑借SoIC技術的無凸點混合鍵合工藝，將數據傳輸通道密度提升數十倍，成為英偉達下一代GPU性能突破的核心支撐，在2.5D封裝賽道占據絕對優勢。今年第一季度，臺積電在全球代工市場的份額高達67.6%，而三星僅為7.7%，不僅大幅落后于臺積電，還面臨中芯國際的持續追趕。與此同時，三星在HBM市場暫時落后于SK海力士和美光，加之今年第二季度半導體業務利潤同比大幅下降55.94%，芯片部門利潤降幅超90%，多重壓力下，三星亟需依靠新技術突破來增強核心競爭力。

與臺積電專注代工的模式不同，三星能夠提供從存儲器設計到封裝的全鏈條解決方案，其SAINT平臺可顯著縮短客戶從芯片設計到封裝量產的周期，在市場競爭中具備獨特優勢。

結語

目前，三星的先進封裝布局已進入加速階段。

首席技術官Song Jai-hyuk在Semicon Korea 2026大會上透露，HBM4產品市場反饋良好，已于本月進入量產出貨階段；HBM4E也計劃于5月生產首批符合英偉達標準的樣品。而垂直芯片（V-die）技術可無縫擴展至超高速存儲-邏輯集成、高性能計算等多個領域，成為三星布局下一代AI半導體的核心抓手。三星存儲業務副社長金在俊明確表示，公司將通過差異化封裝技術引領下一代AI半導體市場，而垂直芯片正是這一戰略中的關鍵一環。

記得星標微信公眾號：鎂客網（im2maker），更多干貨在等你