解密“何式定律”背后，徐直軍首次披露華為芯片突圍始末

時間，是這個故事里唯一的主角。

2019年5月16日，美國商務部正式將華為列入實體清單。華為海思總裁何庭波發出致員工信，這封內部信流傳出去，極大鼓舞了國人，迅速成為全網焦點，信中寫道：所有我們曾經打造的備胎，一夜之間全部轉“正”！這個至暗的日子，是每一位海思的平凡兒女成為時代英雄的日子！

華為總裁辦同時發布郵件，稱公司多年前已有所預計，在研發和業務連續性方面進行了大量投入與準備，能夠保障極端情況下經營不受大的影響。

信中還有一句話——“時間將會揭開虛偽的面具，陰霾過后陽光必定普照。”

但當時，華為的底氣并不如表面那么充足。盡管創始人任正非對外表示，從5G到核心網，華為完全可以不依賴美國，然而包括徐直軍在內的少數核心決策者清楚，備胎計劃的底氣本質上依賴臺積電的生產制造，華為當時90%的芯片由臺積電代工，這才是真正的命門。

2020年3月，密集的信號傳來，美國已鎖定這一弱點并準備付諸行動，通過限制臺積電阻斷華為獲得先進制程。為此，美國商務部專門針對海思和華為制定了出口管制及外國直接產品規則（FDPR），這條規則在商務部內部有一個非正式的名字——“海思規則”。

3月30日，華為召開高層會議，討論一個生死命題，如果臺積電不再為華為造芯片，怎么辦？徐直軍說，會上做了一個決策，華為必須介入芯片制造環節。項目需要一個代號，有人提議以干將莫邪命名，叫“干將”，任正非最終定下了“莫邪”。

干將莫邪的故事里，莫邪是以身投爐鑄劍的人。何庭波就是華為的莫邪，要為華為鑄一把刺開芯片鐵幕的劍。

彼時，臺積電先進制程已推進至5納米，華為Mate 40是最后一代采用臺積電5納米工藝的產品，其余產品多為7納米及以上。而大陸方面，最先進的量產工藝僅到14納米，產能極為有限。

華為一度判斷，美國只會限制14納米及以下的先進制程。但5月15日FDPR制裁令落地，嚴苛程度遠超預期。“2020年5月15日，是海思最黑暗的一天。”徐直軍說，“他們不知道未來何去何從，未來還存在不存在。”

海思被制裁后，徐直軍給海思全體發了一封郵件，在做的產品繼續做好做完，未來的產品節奏放緩，但不停。有人問徐直軍，海思未來何去何從，他答道：“海思在華為是成本中心，不要掙錢，只要華為活得下來，海思就會活得下來。”

以當前的目光回溯過去，美國的所有動作都可以歸結為一件事，用時間困住華為，讓海思在制造端的代際競爭中失去時間，以不斷拉大的工藝代差令這家公司窒息。美國爭的是時間，而華為的反擊武器，恰恰也是時間，只不過是另一種維度的時間。

六年后，2026年5月25日，何庭波站在上海IEEE ISCAS 2026的講臺上，發布了韜（τ）定律：以“時間縮微”替代摩爾定律的“幾何縮微”，通過系統性壓縮信號傳播時延，在可獲得工藝基礎上造出有競爭力的芯片。

這是華為首次將六年芯片突圍的底層方法論公之于眾，也是徐直軍首次深度披露華為人與時間賽跑的過程。

反者道之動，弱者道之用，語出老子《道德經》。當事物發展到極致，就會向對立面轉變，剛強則易折，順勢而為才是“道”發揮作用的方式，想來應該是華為芯片突圍之戰的最佳注腳。

華為曾經“硬剛”過，當韜定律發布之后，行業驚奇地發現，不硬剛的華為反而變得更加游刃有余。

走慣了的路，和被逼出來的路

人一旦沿一條路走慣了，換道是非常難的。半導體行業走了六十年的那條路叫摩爾定律，每18個月晶體管數量翻一倍，從大型機到智能手機，整個信息時代都建立在這條路徑之上。

但這條路越來越遍布荊棘和泥沼。經濟層面，一片300毫米晶圓的生產成本25年間翻了30倍，設計一顆2納米芯片耗資高達10億美元，連臺積電都扛不住，已明確表態在A12節點之前不會導入ASML最新的High NA EUV光刻機，原因就是成本實在太高。

物理層面，28納米之后，標稱制程與晶體管真實尺寸已經脫鉤，“幾納米”越來越像一個營銷概念。

摩爾定律的路走不動了，全球芯片廠商的足跡也很實誠地轉向。英偉達的B200和B300算力卡用的是臺積電N4P工藝，本質上是5納米，并沒有急著往2納米遷移，而是用CoWoS封裝把多顆Die縫在一起，在系統層面堆性能。

英特爾、AMD也走了類似的路——3D封裝、Chiplet架構、多Die互聯，都是在制程放緩之后尋找新的出口。IMEC今年5月的路線圖里，先進封裝和異構集成占比越來越大，整條產業鏈的敘事卻仍然錨定在“不斷推進制程”上。

但沒有一家公司愿意旗幟鮮明地站出來說，半導體行業需要一條新路。

每家芯片公司都在做韜定律所描述的事情的一部分，封裝、互聯、系統架構，卻沒有人把它提煉成一套貫穿全系統的方法論。零散的優化和成體系的定律，是兩回事，因為它們仍然可以選擇最先進的工藝節點作為基礎，設計壓力相對小，換道的意愿自然不夠徹底。

華為沒有這個選項。

“我們真正幫助工藝往前走、對工藝有訴求的就幾顆芯片，一顆是手機SoC，一顆是PC機、服務器的CPU。一顆是NPU/GPU。華為恰好這三顆芯片都做，而且是我們的主業。”徐直軍說。華為不像蘋果可以用臺積電最新工藝，也不像英偉達在GPU賽道上獨占定價權，手機、通信、計算三條戰線必須同時保持競爭力，而制裁把三條戰線的供給同時切斷了。

有人問徐直軍，做芯片幸不幸福。徐直軍答道，“我說一點都不幸福。因為都是別人干過的事，而且是干的別人十年前就干成的事情，誰愿意干？如果不是美國逼我們國家、我們公司、我們產業界，不可能要干一件這樣的事，但是也感謝美國，使得我們國家的半導體產業鏈能夠真正地成長起來，現在勢頭好得很，大家都認可了，都很支持。”

如果華為未受制裁，大可以在全球頂尖技術和產品的基礎上，做更具革命意義的創新。華為不愿意干，但又不得不干。EUV光刻機看不到進口希望，基于DUV的工藝天花板肉眼可見，沿著幾何縮微追趕，代差只會越拉越大。

華為比全行業更早撞上了那堵墻，也因此成了那個被迫將零散的工程直覺，提煉成完整方法論的公司。

英偉達、AMD、英特爾的Chiplet和3D封裝，更多是在“堆疊”層面做文章，然后像樂高一樣拼在一起，簡單理解，兩個或者多個芯片已經做好，通過封裝的形式連接在一起，從而增強性能。

華為沒有先進制程的余裕，只能在設計深度上比別人走得更深，走到了“邏輯折疊”層面，是把一顆芯片從底層折疊重新設計成兩層，這是一種完全不同層次的設計創新，也是韜定律區別于行業既有路徑的核心所在。

這就是韜定律映照出的行業現實，全球同行都在摸索后摩爾時代的路徑，但沒有誰比華為更迫切，因為沒有誰像華為一樣，既沒有退路，也沒有舒適區。

越走越寬的路，需要付出什么代價

被推上這條路的時候，沒有人知道能走多遠，更沒有人算得清要付出什么代價。

莫邪項目朝著兩個方向同時推進：一條推動國內晶圓廠提升工藝能力，華為協助改進設備、調整工藝；另一條在芯片設計端找出路。

“我們當時一方面是推動國內制造廠商的進步，另一方面在設計上找出路，因為制造能力是確定的，就這個水平。”徐直軍說，海思的工作量不減反增，要把幾百顆在臺積電做過的芯片移植到國內工藝節點，還要同時開發新品，做出來還得有競爭力，在市場上跟高通、蘋果、英偉達等正面交鋒。

代價首先是笨功夫。工程師們反復撞上同一個問題：工藝落后，怎么讓芯片不落后？

答案藏在一個被忽視了六十年的本征屬性里。摩爾定律關注空間，把晶體管做小，但“做小”只是手段，真正的目的是“做快”。縮短柵極長度，本質上是在降低信號傳播的時間常數τ。

過去六十年，幾何縮微碰巧是降低τ最高效的手段，所以大家追著它跑。當幾何縮微走不動了，降低τ的路徑并沒有被堵死。

路，就是從這里打開的。

韜定律的核心主張就此成形，以“時間縮微”替代“幾何縮微”，作為半導體演進的新指導原則。一旦把度量衡從空間尺寸換成時間常數，所有層級的工程師，做器件的、做電路的、做架構的、做系統的，就有了統一的優化語言，發力空間從一個維度擴展到十余個維度。

代價也是技術領域的硬骨頭。邏輯折疊，是這條路上必須啃下的第一個。

傳統的3D堆疊，兩顆芯片疊在一起，各自功能獨立，設計不耦合。邏輯折疊完全不同，它是一張平面電路被“撕開”、“折疊”成上下兩層，功能相互穿插、信號彼此依賴，單獨任何一層都無法工作。

效果是直觀的。折疊之后，兩個寄存器之間的距離從毫米級降到微米級，原本維持長距離信號傳輸的buffer削減50%以上，這些buffer不貢獻任何用戶可感知的功能，純粹是為物理距離支付的隱形稅。

華為給出的數據顯示，CPU主頻從2.6GHz提升到3.1GHz，NPU性能提升1.4倍，GPU提升30%–40%，功耗大幅下降。

更關鍵的是，邏輯折疊不挑工藝。28納米能用，7納米能用，未來3納米同樣適用，兩層Die甚至可以采用不同工藝節點。“但它不排斥幾何縮微，”徐直軍反復強調，“國內的先進工藝不可能不向前走，肯定要向前走，但它每向前一步都能促進韜更好的結果，韜也可以基于先進工藝的進步帶來更好的結果。”

但最大的代價，是時間本身。邏輯折疊需要在“非連續空間”里重新布局布線，傳統EDA工具根本做不了，海思花了幾年自研內部工具才走到今天，幾萬名工程師在死胡同里摸了六年，才把這條路從一個想法變成381顆量產芯片。

路確實越走越寬了。沿著韜定律，華為在大規模AI算力集群的τ微縮，通過三個協同層實現，系統互連結構Unified Bus、近封裝光引擎Hi-ONE，以及封裝本身的拓撲重組3D Folding。

超節點架構將多顆芯片以高速互聯組成一個邏輯上的“超級芯片”，把時間縮微的邏輯從單顆芯片推向了整個計算系統，在制程工藝差距導致芯片落后的情況下，AI算力集群卻能反超英偉達。

還有專家預估，用相對成熟的工藝節點加上韜定律的全棧優化，可以做出性能比肩N3E的芯片，成本低30%左右。這意味著華為可以在不獲取最先進制程的前提下，做出與蘋果A19同代際的產品。

付出了這些代價之后，依然有人質疑：僅僅六年，韜定律憑什么叫定律？

“摩爾定律是1965年4月份在《電子學》雜志上提出的，英特爾是三年之后才成立（1968年）。‘黃氏定律’才剛剛提出來的，AI才幾年，ChatGPT出來才幾年？‘黃氏定律’，為什么用‘定律’不用‘定理’，它不是推導出來的，是總結出來的，沒有說要那么準確，不存在準確，只要是一個能夠適應的規律就行了。”

“創新是被逼出來的。”他又補了一句，“當先進工藝沒有辦法獲得的時候，人是活的，總得去找路，找就找到了這條路，找到路發現這條路還一直可以走下去。”

在華為內部，“韜定律”也被稱為“何式定律”。何庭波不必“以身殉劍”，但這條路走了多遠、付出了多少，每個參與其中的人都清楚。

從活下來，到求發展

華為芯片這些年走過的路，先是活下來，然后是有質量地活下來，現在是找到重回高峰的路徑。

活下來，是華為2019年到2022年的關鍵詞。制裁切斷供給，莫邪項目啟動，幾百顆芯片從臺積電遷移到國內產線，Mate 60回歸市場，證明華為還在。

2023年初，徐直軍發表題為“奮勇前進，沖破險阻，有質量地活下來”的新年致辭。有質量地活下來，是381顆量產芯片支撐起來的。這些芯片覆蓋手機、數據中心、網絡等場景，每一顆都用了“何式定律”的思想，全部實現量產交付。

如今，“‘活下來’這個詞在我們的戰略里越來越少了。”徐直軍說，“更多是怎么發展。現在來講有了‘何式定律’，至少未來是有路徑，能找到方案，能夠進一步有競爭力。然后我們也推動產業界、推動工藝的演進，向前走，相互促進，那我們心里就更踏實了。”按路線圖，到2031年，基于“何式定律”的高端芯片晶體管密度將達到等效1.4納米制程水平。

半導體產業從來都是生態型產業，摩爾定律是全行業的定律，“何式定律”也不可能靠一家公司完成。邏輯折疊目前最大的瓶頸仍在EDA工具，其他設計公司哪怕理解了邏輯折疊的原理，現在也沒有工具去做。

徐直軍坦承，這也是華為選擇此時公開發布“何式定律”的主要原因，“我們一家不一定能玩得成，需要整個產業界參與進來，從學術界到EDA廠商到設計公司，大家共同來做，最終沿著這條路向前走，可能就走出了中國半導體的另外一條路。”

何庭波在ISCAS演講中也說：“未來一定屬于開放合作，沒有一家企業可以獨自完成所有答案。”

華為的策略是用結果說話，讓生態自己長出來。

徐直軍并不打算去說服誰。“如果說‘何式定律’真正有生命力，不用說服，自然而然就會發展起來。真有一天，就算是徹底把工藝開放了，可先進工藝貴呀，你現在說哪天美國徹底開放了，我們都可以到臺積電投片了，但是你要知道投一顆未來2納米的芯片多貴呀。如果企業用‘何式定律’，基于7納米就能做出來，成本還低，何樂而不為呢？所以關鍵是‘何式定律’的生命力到底如何，尤其是面向未來。"

真正的考驗還是時間。摩爾定律從1965年提出到成為行業共識，經過了十年的反復驗證。“何式定律”能走多遠，“未來是不是有生命力，那要未來五年、十年以后再倒過來看，”徐直軍說。

他頓了一下，但擲地有聲：“華為公司的所有產品，都能基于大陸設計出來、造出來，還能規模供應。我們真正實現了任總2019年講的徹底不依賴，不僅僅是美國。這一點也是中國產業界共同努力的結果，不是我們一家。”

2019年那封郵件里寫道，“時間將會揭開虛偽的面具，陰霾過后陽光必定普照。”七年過去，時間確實揭開了很多東西，揭開了摩爾定律的裂痕，揭開了制裁的真實意圖，也揭開了華為在絕境中走出的那條路。

不必神化“何式定律”，也別急著否定它。時間會給出一切回答。（作者｜張帥，編輯｜蓋虹達）