玻璃基板正在突破AI芯片封裝瓶頸

玻璃憑借更優異的熱性能與機械性能，正成為先進封裝的下一代核心材料。

業界討論AI基礎設施建設，往往只聚焦芯片與算力層面。但表象之下，一系列供應鏈瓶頸正悄然決定著AI部署的進度與成本。本文將聚焦玻璃基板。隨著AI芯片復雜度不斷提升，封裝尺寸持續擴大，傳統有機基板已觸及性能極限。封裝組裝的高溫環境下，翹曲問題會降低良率；且隨著封裝尺寸越大，翹曲管控難度也愈發加劇。在此背景下，玻璃憑借更優異的熱性能與機械性能，正成為先進封裝的下一代核心材料。玻璃基方案主要分為兩類：一類以玻璃替代基板芯層，稱為玻璃芯基板；另一類以玻璃替代硅中介層，稱為玻璃中介層。

英特爾在玻璃基板技術上布局積極。早在2023年，英特爾就將玻璃基板納入先進封裝路線圖。2026年1月，在日本NEPCON展會上，英特爾首次展出EMIB封裝+玻璃芯基板整合樣品，實現無微裂紋（NoSeWaRe），標志著向商業化落地邁出關鍵一步。與此同時，臺積電、三星、Rapidus預計陸續推出玻璃中介層方案；SK旗下Absolics則瞄準2026年實現玻璃基板量產。

本文將解析玻璃基板的技術優勢、量產難題，以及當前供應鏈廠商格局的演變態勢。

芯片尺寸越大，封裝難題越突出

隨著AI算力需求激增，單顆AI芯片的封裝尺寸持續放大。盡管阿斯麥的EUV（0.33NA）光刻，目前將最大掩模版尺寸限制在26×33毫米（約830平方毫米），但臺積電采用掩模拼接技術，拼接多塊掩模圖形以做大芯片尺寸。

英偉達Blackwell架構GPU單封裝尺寸約為掩模版尺寸的3.3倍，面積達約2739平方毫米；下一代Rubin GPU預計擴至掩模版4倍尺寸，約3320平方毫米；Rubin Ultra GPU更將達到掩模版9倍尺寸，約7470平方毫米。除英偉達外，谷歌TPU v9x（HumuFish）也將采用掩模版9.5倍的超大封裝尺寸。

從臺積電CoWoS掩模版尺寸路線圖來看：目前5.5倍掩模版尺寸已量產，9倍目標2027年落地，14倍規劃2028年，14倍以上版本預計2029年推出。英特爾則計劃2028年推出12倍掩模版尺寸的EMIB方案，匹配超大芯片封裝需求。

但封裝尺寸持續放大，帶來兩大核心挑戰：第一，方形大芯片難以在圓形晶圓上高效排布，晶圓邊緣面積浪費嚴重。由此催生面板級封裝（PLP）思路：以方形面板替代圓形晶圓，面積利用率可提升至75%以上。圓晶圓與方面板面積利用率對比：300毫米圓晶圓隨芯片尺寸增大，利用率從約60%降至50%左右；而方形面板可穩定維持約75%利用率。

第二，若超大封裝繼續采用有機芯基板（主流為ABF材料，由樹脂、玻纖布、銅箔壓合制成），回流焊加熱過程中翹曲會愈發嚴重，進而拉低整體集成良率。

因此，玻璃表面平整度高，且熱膨脹系數（CTE）與硅材料接近，成為替代有機材料、用作中介層與封裝基板的理想選擇。

玻璃基板為何優于有機基板？

玻璃基板為何優于有機基板，其核心原因在于熱性能、電氣性能、物理結構全面占優。熱膨脹系數與硅匹配，有機芯基板熱膨脹系數約7ppm/℃，與硅的2.6ppm/℃差距大，極易引發翹曲；玻璃熱膨脹系數可控制在3–9ppm/℃，可與硅精準匹配，即便超大封裝也能維持穩定良率。

其次介電性能優異，玻璃是絕佳絕緣材料，10GHz頻率下，介電常數Dk低至2.5–6，介電損耗Df低至0.0005–0.005，可保障高速傳輸下的信號完整性。

第三，表面極致平整：玻璃表面平整度與光潔度極高，可實現更精細的線路線寬/線距（L/S），可達2微米以下。

各家廠商布局進度與時間規劃

憑借適配先進封裝的優異物性，全球主流晶圓廠與封測廠紛紛新增玻璃基板、玻璃中介層產線。

臺積電2025年推出310×310毫米CoPoS（面板基板芯片）產線規劃；計劃2026年在景碩設立首條試產線，2027年小批量試產，2028–2029年實現量產。臺積電在CoPoS中把玻璃用作中介層，厚度要求更薄（約400微米，僅為普通基板一半）、熱膨脹系數匹配標準更嚴苛，技術難度高于玻璃基板方案。

三星2024年CES官宣研發玻璃中介層技術；2025年通過子公司SEMCO建成首條玻璃芯基板試產線，規劃2027年量產。Rapidus在2025年日本半導體展，展出目前最大尺寸600×600毫米玻璃中介層樣品，目標2028年量產。

韓國SK集團與應用材料合資企業Absolics，早在2022年就投入約3000億韓元，在美國佐治亞州卡溫頓建成首座玻璃基板工廠。公司目標研發可直接內嵌有源/無源器件的玻璃基板，省去中介層環節，縮減封裝面積、厚度與功耗；基板尺寸500×500毫米，規劃2026年量產。

英特爾是玻璃基板研發最為激進的廠商。2023年9月，英特爾官宣先進封裝導入玻璃基板，量產窗口鎖定2026–2030年。2026年1月22日日本NEPCON展，英特爾展出首款EMIB+玻璃芯基板整合樣品：封裝尺寸78×77毫米（約1716平方毫米），支持2倍掩模版尺寸，采用10-2-10堆疊結構（10層重布線層+2層玻璃芯+10層重布線層，共22層），總厚度800微米，凸點間距45微米。同時測試實現無微裂紋（NoSeWaRe），為量產掃清關鍵障礙。

量產最大攔路虎：SeWaRe微裂紋

玻璃基板量產最大難題是SeWaRe，指加工（尤其打孔、切割）過程中產生的微裂紋。玻璃材質脆性大，一旦產生微裂紋，會形成應力集中點，后續測試與封裝工序中極易引發基板斷裂。

為降低SeWaRe發生概率，當前主流玻璃基板制造工藝流程如下：

1. 玻璃通孔（TGV）：先對玻璃內部做激光改性，再對改性區選擇性濕法刻蝕形成通孔；通孔設計為X型錐面側壁，利于分散應力。
2. 聚合物覆膜：在玻璃表面壓合樹脂緩沖層。銅熱膨脹系數偏高（約17ppm/℃），樹脂層隔離銅與玻璃，避免熱脹冷縮產生開裂。
3. 種子層濺射：在表面濺射金屬種子層。
4. 電鍍沉積：在種子層表面電鍍均勻金屬層，減少銅材用量，規避熱脹冷縮開裂風險。

按所需層數重復第2–4步，即可完成多層堆疊結構。

多層制程中，樹脂層仍會隨熱脹冷縮發生偏移，對玻璃產生拉應力。新光電氣工業研究表明：對玻璃基板做邊緣樹脂涂覆可降低邊緣應力。例如300微米厚樹脂層會對玻璃產生約95兆帕應力，邊緣涂覆后可降至約49兆帕。

為攻克SeWaRe難題，玻璃基板全產業鏈廠商紛紛推出對應方案：德國LPKF推出用于玻璃通孔的LIDE激光改性刻蝕工藝；日本DISCO推出SD、LEAF激光切割技術；Onto Innovation發布Firefly G3用于硅通孔/玻璃通孔檢測的量測設備。

供應鏈格局現狀

目前玻璃基板制造所需核心半導體設備、材料，高度集中于歐美日龍頭企業，例如玻璃通孔設備：LPKF；低膨脹玻璃材料：肖特、康寧、AGC、NEG；刻蝕與電鍍設備：泛林半導體；切割設備：DISCO；檢測量測設備：Onto、科磊；臨時鍵合/解鍵合設備：SUSS、EVG。

玻璃基板技術正多路線同步推進。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。