小芯片公司，產能告急！

器件微縮帶來的優勢正在放緩，但向下一代制程節點的競爭卻絲毫未減。然而，目前尚不清楚有多少公司能夠利用最新的制程節點，至少在短期內如此，因為大型系統公司幾乎占用了所有可用產能。

尖端制程節點為代工廠帶來最高的利潤率，目前需求遠超供應。向 2 納米及以下納米片制程的轉變能夠降低功耗和減少柵極漏電，從而在給定面積內集成更多晶體管，提升性能。這對于對速度有著近乎無限需求的 AI 數據中心來說尤其具有吸引力。

在大多數情況下，這排除了除最大芯片制造商之外的所有公司。即使是開發先進制程節點芯片的大型芯片制造商，也可能難以快速生產出具有競爭力的芯片。據業內人士透露，臺積電控制著大部分先進制程節點的供應，并優先滿足蘋果、英偉達和博通等科技巨頭的大批量訂單，不過隨著英特爾代工和三星提高產能，這種情況可能會發生改變。

盡管如此，隨著設計從平面SoC轉向采用不同工藝技術開發的芯片組系統級封裝（SiP），新的機遇正在涌現。

“大家都意識到，大規模生產帶來的投資回報率會降低，”Cadence公司戰略與新業務高級總監Rob Knoth表示。“有些模擬電路很棒，可以集成到數字電路中。當然，把它們塞進去，實現規模化。然后，各種高端封裝技術——2D、2.5D、3D——開始興起。我們遲早會把循環量子引力也應用到封裝技術中，而這一切都在同時發生。

無論是想要構建高端AI處理器，需要高端封裝來滿足數據帶寬需求，還是僅僅想制造一塊能夠利用規模優勢的硅芯片，他們自然都會關注這些復雜的封裝。或者，有些人可能原本打算采用大型制程節點，但產能不足，那么芯片組加上封裝，再加上我們能流片什么，就成了解決方案。所有這些都意味著對高端封裝的需求更大。沒有萬能的解決方案。它與應用密切相關，對成本非常敏感，而且非常依賴工具。”非常敏感。它對知識產權非常敏感。這和FinFET剛出現時的情況類似。

FinFET剛出現時，EDA供應商與先行者、主要代工廠合作開發工具。當時只有極少數公司從事FinFET設計。當時的說法是，“全球只有五家公司會做FinFET”。封裝領域也將出現同樣的趨勢。先行者不僅會繼續存在，而且他們一直都在。他們引領潮流。他們推出了像臺積電的3Dblox這樣的技術，其他代工廠也有各自的類似技術。

EDA 行業一直在與行業領軍企業合作，推進這些舉措。例如，博通半導體解決方案集團總裁 Charlie Kawwas 就重點介紹了博通與 Cadence 在該領域的多元化合作。Knoth 預計，第一階段的業務將主要集中在擁有必要專業知識和工具以及廣泛 IP 的大型晶圓代工廠和 ASIC 公司。“EDA 行業的作用是普及技術、自動化流程并簡化任務，使快速跟進者能夠迅速采用類似的策略。這種模式與 FinFET 技術的發展歷程如出一轍——如今，先進封裝技術也正在經歷同樣的變革。”

那么，對于那些旨在進軍先進 AI 和專業應用市場的小型開發商而言，這又意味著什么？這又將如何改變設計創新的格局？

“現實情況是，由于先進封裝的成本不斷上升，小型公司面臨的挑戰也越來越復雜，”Baya Systems 首席商務官 Nandan Nayampally 指出。

“這份清單里有兩三個問題。首先，這僅僅是先進封裝技術，比如臺積電的CoWoS等等，所有芯片都是你自己開發的還是合作開發的？還是說你使用的芯片來自多個供應商？這無疑增加了責任歸屬的復雜性。

而且，當這個昂貴的流程完成后，如果出現故障，該如何解決？誰來承擔責任？這也是大型封裝公司不愿與小型設計公司合作的另一個原因，因為小型設計公司可能有多家供應商提供芯片，這樣我們就無法確定故障原因。故障確實會發生，但誰來負責？成本壁壘正在阻礙這一進程。

現在，臺積電正在大力推廣3nm等先進封裝技術，這或許是一種變通方案。但最終還是會涉及到產能和時間，而他們總是會傾向于那些擁有巨大產量和采購能力的大公司，占據大部分市場份額。在臺積電的芯片布局圖中……”高端客戶，當你看到像 Marvell 這樣的公司只占整個市場的 2% 時，你就知道大公司有多大了，而這才是真正的利潤來源。除非有像 imec 這樣的小型設計公司，否則情況會很艱難，它們或許能提供一些幫助。但挑戰確實存在，成本和銷量都在不斷攀升，以至于小公司沒有足夠的收入份額和關注度來支撐封裝團隊投入的時間。

大型廠商掌控代工廠產能

如今，能否獲得最先進的半導體制造技術，更多地取決于產能和長期協議，而非單純的技術選擇。技術能力僅僅是前提條件。將技術應用于最新的代工廠工藝可能需要 6 到 12 個月，甚至在某些情況下更久。

“現在，我首先要考慮的問題是，我能否在臺積電預訂到足夠多的晶圓，”西門子 EDA 中央工程解決方案總監 Pratyush Kamal 指出。“目前來看，這幾乎是不可能的。這就是為什么大家都不得不重新選擇三星。英偉達財力雄厚，他們會直接買下所有產能。蘋果財力同樣雄厚，他們會買下所有 2 納米制程的產能，而且他們也確實這么做了。”

雪上加霜的是，代工廠在良率和缺陷率等關鍵數據方面并不透明。企業必須依靠自身專家來估算合理的價格，并與晶圓廠進行談判。

“晶圓廠不會主動透露他們的缺陷率，”Kamal 說道。“所以你得自己找博士……來估算臺積電的報價應該是多少，以及臺積電3萬美元的報價是否合理。然后你才能去談判。”

中小芯片開發商也面臨著各自的挑戰。“這確實很復雜，尤其是對于想要涉足先進封裝技術的小公司而言，”新思科技(Synopsys) SoC工程高級總監肖恩·尼庫卡里(Shawn Nikoukary)表示。“工具成本很高，技能培養成本也很高。所以這確實很有挑戰性。”

在這種情況下，定制芯片可能是一個可行的選擇。與試圖將所有功能都塞進單芯片相比，使用專用芯片來添加功能可能更具成本效益。 Synopsys 硬件工程經理 Esha Dubey 表示：“如果他們在多芯片系統中采用分區式設計，并使用芯片組，就能獲得更大的靈活性和模塊化優勢，因為現在可以在同一個封裝上混合搭配不同的芯片。例如，他們可以在一個節點上封裝一個處理器，在另一個較舊的節點上封裝 I/O 接口，以此類推。這是一種成本更低的方案。這也是先進封裝技術能夠滿足大多數用戶需求的原因之一。”

此外，采用多芯片方案還有助于簡化設計決策和權衡取舍，而這些決策和取舍都取決于公司與代工廠之間的關系。 “有些公司是臺積電的合作方，有些是三星的，還有一些是與規模較小的OSAT廠商合作。所以這取決于公司與特定代工廠之間的合作關系。如果是臺積電的合作方，他們會堅持使用CoWoS之類的技術來實現硅橋接。它可以是硅中介層、橋接層或扇出型芯片。而如果是三星的合作方，他們則有自己的Cube系列芯片。如果他們想選擇英特爾的代工廠，那么就會用到EMIB（嵌入式多芯片互連橋接器），”Dubey說道。

各代工廠提供的技術大同小異。臺積電、三星、英特爾和日月光都有各自的RDL扇出型芯片，并帶有硅橋：

• 日月光：FOCoS（Fan-Out Chip on Substrate）

• 英特爾：EMIB

• 三星：I-Cube

• 臺積電：CoWoS-L（Chip-on-Wafer-on-Substrate with Local Silicon Interconnect ）

“從某種意義上說，它們都在相互競爭，”Dubey指出。“架構師需要做出選擇，決定哪種技術最合適。”

保持EDA工具、設備和流程的同步是另一個挑戰。“每次我們以為已經為這項技術做好了一切準備，而代工廠又推出了新技術時，我們就需要重新設計封裝設計套件、工藝設計套件和技術文件，”Dubey說道。 “以前，只需在基板設計中輸入一套設計規則即可。工程師會這樣做，但現在要支持所有不同的技術就復雜得多。這尤其對小型公司來說是個挑戰。我們正處于各種變化之中，但我能理解，例如，對于一家小型創業公司來說，他們有一個想法，想要將其封裝起來。以前這很容易，但現在他們需要認真考慮了。”

這意味著他們面臨著更大的壓力，需要找到一種經濟高效的項目方法，考察哪家代工廠能提供最符合自身需求的產品，研究設計規則，然后才能著手進行。

對許多人來說，關鍵在于是否將SoC拆分成多芯片/先進封裝，以及這種方法的投資回報率是多少。“‘投資回報率是多少？’這里面既有風險因素，也有成本因素，”是德科技EDA的EDA產品集成經理Stephen Slater說道。 “他們會考慮市場愿意接受的最終封裝產品的成本范圍。性能規格是什么？優缺點是什么？這是一個由少數人組成的委員會，他們決定這是否是他們應該大膽嘗試的技術轉折點，還是這次會沿用傳統方法，然后在下一代解決方案中轉向先進封裝。有些人認為芯片組是唯一選擇，而有些人則認為這項技術對他們的未來發展很有吸引力，并據此規劃試點項目。這種經濟決策很大程度上取決于他們從臺積電獲得的成本估算，以及對工藝可靠性的信心。這取決于工藝的成熟度以及組裝和運行過程中的熱管理。過多的熱循環會隨著時間的推移削弱互連。”

對于做出這些決策的架構師來說，模型階數的減少在很多情況下都是一個關鍵因素。“我們從非常宏觀的角度看待問題，并且必須在早期就做出很多決策，”西門子EDA的Kamal說道。 “大部分成本都與采購有關。定價是劃分成本決策中的一個重要因素，因為采用封裝后，測試的負擔也轉移到了芯片層面。雖然很多測試仍然可以在封裝階段完成，但現在需要在封裝后進行更多測試，而封裝本身也需要成本，因此廢品率會增加。所有這些因素都必須考慮在內。測試時間也會增加，而這些都需要通過公式轉化為成本。最終，一切都歸結于成本。”

那些極具創意、才華橫溢的初創公司呢？它們正在做一些很棒的事情，這些想法會不會因為無法進入孵化器而湮沒無聞？普遍的看法是，永遠不要說“不可能”。

“每次你覺得這種情況會發生的時候，總會有新的解決辦法，或者出現顛覆性的變革，”Baya Systems 的 Nayampally 說。我堅信，未來將會出現一場顛覆性變革，讓規模較小的廠商也能找到進入市場的道路。雖然目前我還沒有看到這種變革，但它或許會首先從更成熟的制程節點開始。對于很多廠商來說，除非他們竭盡全力在3nm和2nm制程節點上推出超大規模的解決方案（其性能目標是與大型SiP廠商的芯片相媲美），否則這將是他們面臨的最大挑戰。但如果能夠保持技術領先，提供更低成本的解決方案，那么架構方面的討論就變得至關重要了。

我能否落后三個制程節點，卻以五分之一的成本提供相同的性能？如果能夠做到這一點，就能建立起一種新的模式：如果我現在能夠生產多種封裝、多種芯片，并且采用成熟的制程節點進行封裝，那么它就能走得更遠。或許會有一部分廠商擁有足夠的商業模式、足夠的產量和足夠的利潤來開發這些產品。每一次行業整合之后，都會伴隨著顛覆性變革，我預計未來也會如此。”

并未出局

ChipAgents 首席執行官 William Wang 認為，盡管當今的種種限制確實存在，但這并不會淘汰小型企業。“這改變了他們的競爭方式，”他說道，“機遇在于更快地行動，更智能地設計，并避免代價高昂的迭代周期。”

這正是 ChipAgents 的定位。“通過自動化設計、驗證和根本原因分析的大部分流程，它降低了構建復雜芯片所需的工程開銷。這有效地普及了芯片開發。小型團隊也能像大型團隊一樣進行迭代，即使無法獲得尖端技術的特權，也能保持競爭力，”Wang 解釋道。

盡管面臨這些挑戰和不斷變化的市場格局，業內專家指出，市場并未完全對小型企業關閉。市場動態已經改變，但仍然存在創新和競爭的途徑，尤其對于那些能夠快速適應并運用新策略的企業而言。

Vinci 市場拓展負責人 Satish Radhakrishnan 表示：“目前，全球主要有四家晶圓代工廠——臺積電、三星、格羅方德和英特爾。由于大型科技公司都在提前下單，臺積電的產能有限。這使得規模較小的公司面臨兩種選擇：要么采用稍舊一些的技術，要么選擇其他代工廠，例如三星、英特爾或格羅方德。此外，由于需要使用新的設備，先進工藝節點的成本也非常高昂。多家公司已經證明，通過優化設計，即使是較舊的工藝節點也能實現良好的性能。對于規模較小的芯片開發商而言，將產品推向市場，讓客戶體驗其性能，是站穩腳跟并憑借優異性能逐步擴大市場份額的關鍵。”

并非所有應用都需要升級到先進工藝節點，但有些應用確實需要。

Radhakrishnan 指出：“目前，高端 GPU 機器或高端手機率先采用了先進工藝節點。”然而，高端產品的高昂價格意味著許多公司仍然依賴老舊技術。例如，英偉達的H200芯片雖然已經問世三代，但依然廣受歡迎。但如果一家新興公司能夠以相同甚至更低的價格提供性能更優的產品，無疑將在市場上占據重要地位。

綜上所述，只有規模最大、財力最雄厚的公司才能可靠地獲得尖端晶圓，并在談判中占據優勢地位。其他公司則被迫轉向其他代工廠，并在更嚴格的經濟約束下做出更為保守的架構和封裝選擇。

實際上，這意味著技術路線圖是由少數幾家超級客戶制定的，因為只有他們才能預購并鎖定尖端產能，承擔高昂的晶圓成本和極高的良率風險，并投入資金進行內部建模和談判，而這些正是晶圓廠所需要的。其他公司實際上都被排除在尖端技術的發展之外，只能使用二線或更老的制程節點，通常是三星的制程節點或臺積電的落后制程節點。這些開發人員必須通過更保守的架構和封裝選擇來彌補，例如減少芯片數量、降低 3D 封裝的激進程度、減少風險分區，并更加注重成本、良率和可預測性，而不是追求性能領先。

結論

在先進工藝節點上，經濟實力實際上已成為設計上的制約因素。只有最富有的公司才能充分利用和塑造最新的工藝，而其他公司則被迫選擇次級方案，其架構和封裝更多地取決于成本而非技術可行性。但這同時也為在舊工藝節點上開發的獨特先進封裝技術和芯片組帶來了新的機遇。

如今，節點選擇、劃分和封裝不僅取決于技術可行性，也取決于誰能獲得并負擔得起領先的產能。圍繞節點選擇、劃分、封裝和冗余的決策現在都以良率和成本為導向，先進封裝和測試的經濟性也融入到每一個權衡之中。實際上，芯片架構師的角色已轉變為在嚴格的制造、散熱和經濟約束下進行系統級協同設計，同時鼓勵在多芯片技術方面進行創新。