近幾天,華為韜定律刷屏全網,官媒關注、資本市場熱捧,甚至有人聲稱它能解決中國芯片卡脖子問題,甚至反向拿捏歐美科技優勢。
這股熱潮背后,究竟有多少實錘?今天咱們就把這件事講透。
芯片行業曾經奉為圭臬的摩爾定律,起源于 1965 年英特爾聯合創始人戈登?摩爾的提出:單位面積上的晶體管數量每年翻一番,后續又調整為每兩年翻一番,最終確定為 18 個月翻一倍。
![]()
芯片算力、速度的提升,本質就是單位面積晶體管數量的增長,廠商競賽也圍繞縮小晶體管尺寸展開。但晶體管作為實體,不可能無限縮小。
一根頭發絲直徑約 10 萬納米,現在量產的芯片制程已經到 3 納米,繼續壓縮的代價極高:一條 3 納米產線總投資超 1400 億元人民幣,相當于很多地級市全年 GDP。
如果推進到 2 納米,成本還會翻倍,但性能僅能提升 10% 到 15%,投入產出比持續走低。更致命的是物理極限:當尺寸繼續縮小,會出現量子隧穿效應,電子不再受控制,芯片直接失靈。
![]()
面對摩爾定律的瓶頸,華為提出的韜定律換了個思路。
如果把硅片比作地皮,傳統廠商一直在平面上建平房,靠壓縮房屋面積提升密度,越壓越擁擠。
華為則把平房改成復式樓、小高層,充分利用垂直空間。同時優化連接路線,讓晶體管之間的協作更順暢,不再局限于單純壓縮晶體管尺寸,而是從連接效率、傳輸速度、系統協同多個維度,全面提升芯片整體性能。
很多技術愛好者會發現,此前臺積電、三星已經在做 3D 堆疊技術,甚至三星近期還推出了 900 層 3D 閃存原型。但華為韜定律的優勢在于,它從芯片設計源頭打破平面限制,直接實現垂直整合。
![]()
在相同制程下,華為應用韜定律可讓晶體管密度提升 55%,能效提升 41%,到 2031 年可等效 1.4 納米制程水平,遠超常規 3D 堆疊技術。
更關鍵的是,華為擁有全產業鏈布局能力,可以適配全鏈路的集成優化,這也是其他廠商難以復制的優勢。
過去六年,華為依托這套思路已經量產 381 款芯片,覆蓋智能汽車、AI 等多個領域,落地穩定性得到驗證。
很多人把韜定律吹成替代摩爾定律的 “救命稻草”,甚至認為能讓中國芯片反向卡歐美脖子,這其實是夸大其詞。客觀來說,韜定律本質不是科學定律,而是一種創新思維。
![]()
定律需要給出明確的可復制規律,但韜定律只是一套設計思路,英偉達、三星等廠商同樣可以落地。
從工具鏈來看,韜定律不需要 3 納米等先進制程,國內可以暫時擺脫光刻機束縛,但擁有先進光刻機的海外廠商,依然能憑借設備優勢做得更好。
近期韜定律走紅期間,海外芯片設計、代工企業股價并未下跌,反而該漲就漲,說明全球科技競爭格局不會被單一技術改變。中國芯片破局,從來不是靠某一項技術單打獨斗,而是需要全行業協同構建完整生態。
韜定律提供了換道超車的新思路,但最終還是要靠科研人員、產業從業者的持續投入。
![]()
特別聲明:以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布,本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.