河南
“未來芯片的性能提升，不能再靠‘做小’了。”
站在2026國際電路與系統研討會的講臺上，華為董事、半導體業務部總裁何庭波，向全球半導體行業拋出了一枚“重磅炸彈”。
5月25日，上海。在IEEE舉辦的頂級學術會議上，華為正式發表半導體領域新定律——“韜（τ）定律”。這是中國首次在全球半導體產業提出指導性發展原則。而何庭波站上的，是一個長期由英特爾、臺積電等巨頭壟斷的舞臺。
摩爾定律“跑不動”了，華為另辟蹊徑
過去半個多世紀，芯片性能翻倍靠的是“摩爾定律”——把晶體管越做越小，單位面積塞進更多。但這條路，快走到頭了。物理極限逼近，成本急劇攀升。
華為給出的答案不是硬扛，是換道超車。
“韜定律”的核心思想，是用 “時間縮微”替代“幾何縮微” 。摩爾定律的思路是“做小”，韜定律的思路是“做快”——既然不能無限制壓縮晶體管尺寸，那就通過壓縮信號傳播時延，來實現系統性能的突破。
實現這一目標的關鍵技術，是華為獨創的 “邏輯折疊” 。外界形象地比喻為：“把平房改造成樓房”。
過去芯片是平面布局，信號要走很遠；邏輯折疊將電路從單層“折疊”為多層，大幅縮短信號傳輸距離，降低延遲。從器件、電路、芯片到系統，四個層面系統性壓縮時間常數，最終讓芯片跑得更快、效率更高。
六年量產381款芯片，華為把理論“砸”成了現實
“韜定律”不是實驗室里的紙上談兵。
何庭波在演講中透露，過去六年，華為基于韜定律已成功設計并量產了381款芯片，覆蓋云數據中心AI訓練芯片、通用計算芯片、嵌入式微控制器等。換句話說，韜定律早已被大量產品驗證是一條可行路徑。
今年秋季，華為將發布全新麒麟手機芯片，完整采用邏輯折疊技術，性能大幅提升。按發布節奏，大概率由Mate 90系列首發。
華為的遠期目標更為激進：到2031年，基于韜定律的高端芯片晶體管密度可達到等效1.4納米制程水平。這相當于繞過傳統工藝“卡脖子”節點，用新路徑實現同等性能。
為何叫“韜定律”？背后是話語權的轉移
“韜”取自何庭波名字中的“韜”字。這與“摩爾定律”以戈登·摩爾命名一樣，是學術界以貢獻者命名的通行做法。華為將這一榮譽賦予內部科學家，而非企業品牌，本身就是對科研個人貢獻的尊重。（此段純屬演義，后續專門寫命名）
但“韜定律”真正的戰略分量，遠不止命名。
長期以來，全球半導體行業的話語權被歐美企業牢牢掌控：工藝路線的定義、技術節點的命名、產業演進的方向，都由他們說了算。中國作為全球最大的半導體消費市場，在技術路線制定上長期處于“局外人”位置。
如今，“韜定律”的發表，標志著中國第一次從“游戲參與者”變為“規則制定者”。
“未來一定屬于開放合作”
面對未來，何庭波在演講最后留下一段意味深長的話：
“未來一定屬于開放合作。在半導體演進的路徑上，沒有一家企業可以獨自完成所有答案。在韜定律的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作。”
從被實體清單制裁，到發表自己的半導體產業定律，華為用了整整六年。
381款量產芯片，是韜定律交出的中期答卷；1.4納米等效，是它遞交的未來藍圖。而那句“開放合作”，或許是韜定律最深遠的戰略意義——當游戲規則不再由單一技術集團壟斷時，博弈才開始走向公平。
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
