接棒CoWoS，CoPoS憑啥？

公眾號記得加星標??，第一時間看推送不會錯過。

人工智能（AI）浪潮席卷全球，帶動高階AI 伺服器需求急劇增長，推升GPU 運算能力、SoC 與龐大HBM 存儲系統的整合需求。然而，隨著AI GPU 芯片尺寸不斷擴大，芯片互聯與I/O 數量呈指數級增長，使得現有12 英寸晶圓級封裝產能面臨前所未有的壓力，臺積電獨霸市場的CoWoS 封裝技術亦逐漸遭遇成長天花板。為了突破產能與物理極限的瓶頸，臺積電正積極推進次世代面板級封裝技術CoPoS（ Chip-on-Panel-on-Substrate），這項被譽為「化圓為方」 的技術變革，預計將于2026 年啟動測試線，并在2028 年邁入量產，重新定義未來十年的AI 芯片封裝游戲規則。

CoWoS 逼近物理極限，產能擴充遭遇瓶頸

現有的CoWoS（Chip-on-Wafer-on-Substrate） 技術是一種以中介層（Interposer） 為中心的高密度封裝架構，透過在晶圓階段將多顆芯片進行堆疊與連結，以縮短訊號傳輸距離并同時降低功耗與系統尺寸。依照中介層材質不同，可分為采用矽中介層的CoWoS-S、采用重布線層（RDL） 的CoWoS-R，以及混合矽與RDL 設計的平衡架構CoWoS-L。

盡管CoWoS 在AI 芯片封裝領域稱霸，但以「12 英寸圓形晶圓」 為基礎的制程正面臨嚴峻挑戰。首先是面積利用率嚴重不足，在處理大尺寸的方形AI 芯片時，圓形晶圓的邊緣會產生大量浪費空間。數據顯示，以英偉達（NVIDIA）B200 芯片為例，在一片12 英寸晶圓上僅能放置16 顆，相較于前代H100 芯片可放置的29 顆大幅下降，這反映出芯片尺寸增長與現有產能的根本矛盾。

其次是芯片翹曲現象所帶來的良率挑戰。隨著AI 芯片面積不斷擴大，封裝過程中的熱應力極易導致芯片彎曲變形，進而影響電性連接的可靠度與測試良率。此外，即便臺積電積極擴產，2024 年底CoWoS 月產能達3.5 萬片，2025 年目標為7 萬片，面對龐大的市場需求仍顯得杯水車薪。法人報告亦曾指出，由于CoWoS 封裝技術逼近物理極限，市場對新一代先進封裝技術的關注度正急速升溫。

化圓為方CoPoS 技術架構與面板級封裝優勢

為了解決傳統晶圓產能不夠且成本持續提升的問題，業界催生了「CoWoS 面板化」 的概念，而臺積電的解答正是CoPoS 技術。 CoPoS 本質上是CoWoS 的面板化演進版本，核心概念是采用方形的「面板RDL 層」 取代傳統圓形矽中介層，芯片可直接排列于矩形的基板上，透過「化圓為方」 大幅提升面積利用率與生產效率。

面板級封裝能提供更高的產能與更低的生產成本，其中以510×515mm 的方形面板為例，其可放置空間是12 英寸晶圓的4.5 倍。若采用600×600mm 面板則為6 倍，700×700mm 更可達8 倍之多。目前業界逐步推動的主流尺寸方向，包括3 10×310mm、515×510mm 及750×620mm 等多種規格。

在技術架構上，CoPoS 結合了CoWoS-L 與CoWoS-R 的優勢，采取模組化封裝架構，先將芯片依功能整合為模組并完成測試，再配置于大型基板上，有助于突破封裝尺寸與效能瓶頸，提升整體系統效率。特別值得注意的是，CoPoS 中介層材料將改為玻璃或藍寶石等高穩定性介質的方形載具，搭配多層RDL 技術。玻璃基板具備低熱膨脹系數、高機械強度、耐高溫與高布線密度等特性，能有效改善大尺寸芯片的翹曲變形問題并提升散熱能力，同時透過玻璃基板的TGV（Through Glass Vias） 制程，形成連接上下電路的導電層。

此外，CoPoS與同屬面板級封裝的FOPLP（扇出型面板級封裝） 有著明確的高低階市場區隔。 CoPoS 專攻需要中介層設計的AI 高階芯片市場，能提供更高訊號完整性與穩定功率傳輸，適合多個高性能、高功耗芯片整合。而FOPLP 則不需中介層結構，鎖定PMIC（電源管理芯片）、RFIC（射頻芯片） 等低成本與汽車電子應用領域。

2026 年測試線啟動，2028 年嘉義廠領軍量產

晶圓代工龍頭臺積電對于CoPoS 的推進時程與全球布局已然明朗，預計于2026 年在專精先進封裝的臺積電子公司采鈺設立首條CoPoS 實驗線，隨后于2027 年進入關鍵送樣階段，針對合作伙伴需求優化制程參數。量產階段預定于2028 年底至2029 年上半年啟動，主要生產基地將落腳于臺積電最新且規模最大的先進封裝據點-嘉義AP7 廠，且首家客戶已確定為英偉達。

嘉義AP7 廠規劃有8 座廠房，采取分階段建設的多元化策略以避免技術風險集中，其中P1 專門生產蘋果WMCM，P2、P3 鎖定SoIC（3D 封裝） 技術，而CoPoS 技術則暫定部署于P4 或P5 廠房。臺積電的國際布局亦同步展開，預計2028 年動工的美國亞利桑那州2 座先進封裝廠，將各自專精SoIC 與CoPoS 技術。另外加上近期整并竹科舊有廠房評估改建為先進封裝設施，整體先進封裝產能規劃目標將從2024年底的3.5 萬片，至2026 年大幅提升至11 萬片。

https://today.line.me/tw/v3/article/RBk2LEw

（來源：科技新報）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4395內容，歡迎關注。

加星標??第一時間看推送

求推薦