英特爾發布18A-P工藝節點 率先用于“Diamond Rapids”

英特爾在夏威夷舉行的 VLSI Symposium 上正式公布了全新的 Intel 18A-P 代工工藝節點，這是在現有 Intel 18A 基礎上的一次重要增強與優化。官方數據顯示，在相同功耗下，18A-P 可帶來約 9% 的性能提升；而在相同性能水平下，則可實現約 18% 的功耗降低，同時在芯片層級的導熱性能上提升 20%–40%，關鍵層級的通孔（via）電阻也降低約 10%–30%。

英特爾表示，該工藝已進入風險試產階段，并將率先用于其下一代 Xeon 服務器處理器“Diamond Rapids”。

為實現上述指標，英特爾對 18A 工藝從物理結構和設計庫兩方面進行了調整與擴展。在標準單元庫方面，公司在 180HP 和 160HD 兩大庫中新增了多種單元選項，以覆蓋更寬的產品功耗與性能區間：面向低功耗設計，新增 W1 與 W1.5 單元；面向高性能場景，則推出采用“雙接觸”（dual contact）設計的 W3P 單元，在不增加占板面積的前提下，相比現有 W3 單元進一步推高性能表現。

在熱管理層面，英特爾在晶圓前端集成了一種新的導熱材料，大幅降低芯片正面的熱阻，從而改善熱量從晶體管層到封裝及散熱系統的傳導效率。同時，英特爾還對其 EDA 設計工具進行了更新，引入了對溫度分布更為敏感的版圖與布局能力，使設計團隊能夠在物理設計階段就對發熱點和散熱路徑進行更精細的優化，從結構上提升產品在高負載場景下的穩定性與持續性能輸出。

首款采用 Intel 18A-P 工藝的產品，將是下一代 Xeon 7 級別的“Diamond Rapids”服務器處理器，其核心計算晶粒（Compute Tile）將全面基于這一新節點打造?！癉iamond Rapids”在整體架構上延續了當前高端服務器 CPU 日益普及的“小芯片”思路，與 AMD EPYC 相似：將大量 CPU 核心拆分在多個采用先進工藝的計算小芯片上，再通過集中化的 I/O 資源進行互聯，以此實現更為均衡、接近一致的內存訪問延遲，并便于在同一封裝內擴展到更高的核心數量與帶寬配置。

在封裝內部，“Diamond Rapids”配置了四個計算小芯片（Compute Tile），英特爾也將其稱為“核心構建模塊”（Core Building Block，CBB）。每一塊計算小芯片基于 18A-P 工藝，內部集成 48 個代號為“Panther Cove”的性能核心（P-core），并配備本地化的三級緩存（L3 Cache）。在四塊計算小芯片疊加之后，整顆處理器封裝內的 CPU 總核心數達到 192 個。與不少過去的 Xeon 設計不同，這一代核心并未啟用超線程技術，因此整個平臺為 192 核 / 192 線程配置，主打通過單線程性能與核心堆疊來滿足高密度服務器與云計算負載的需求。

在 I/O 與內存子系統方面，“Diamond Rapids”采用了與計算芯片分離的設計：四塊計算小芯片通過互連與兩塊 I/O 與內存樞紐（IMH，I/O and Memory Hub）小芯片相連。這兩塊 IMH 小芯片預計將采用相對成熟的工藝節點（如 Intel 3），以在成本與能效之間取得平衡。每塊 IMH 小芯片都集成一個 8 通道 DDR5 內存控制器，因此整顆處理器封裝合計支持 16 通道 DDR5 內存，為高帶寬、高容量內存場景提供支撐。

擴展總線方面，“Diamond Rapids”將成為英特爾首款正式引入 PCI Express 6.0 的服務器處理器平臺。與當前廣泛部署的 PCIe 5.0 相比，PCIe 6.0 在雙向帶寬上實現翻倍，為高性能加速卡、存儲設備以及高速網絡接口等提供更充裕的鏈路能力。不過，英特爾尚未公開該平臺具體的 PCIe 通道數量與分配方案，預計將在后續產品發布或平臺簡報中進一步披露。

由于集成了多塊大規模計算與 I/O 小芯片，并在封裝內部通過復雜的互連與供電網絡進行整合，“Diamond Rapids”采用了面積更大的封裝基板，并引入全新的 LGA9324 處理器插槽。LGA9324 擁有極高的觸點數量，以滿足處理器在供電、內存通道、PCIe 通道以及其他高速接口上的需求，也預示著這一平臺主要面向高端數據中心與企業級服務器市場。

按英特爾當前給出的時間表，Xeon 7“Diamond Rapids”家族預計將在 2027 年正式推向市場，屆時將與業界其他采用最新制程工藝和小芯片架構的服務器處理器展開競爭。對于英特爾而言，18A-P 工藝以及以“Diamond Rapids”為代表的產品，不僅是其制程路線圖中的關鍵一環，也被視為在數據中心與服務器領域重整旗鼓、正面應對對手的重要籌碼。