華為突破半導(dǎo)體規(guī)則引爆中國(guó)芯片產(chǎn)業(yè)鏈：中芯、華虹等公司創(chuàng)歷史新高

快科技5月25日消息，今天在電氣電子工程師學(xué)會(huì)IEEE主辦的2026國(guó)際電路與系統(tǒng)研討會(huì)ISCAS現(xiàn)場(chǎng)，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表了題為半導(dǎo)體新路徑探索與實(shí)踐的主旨演講，正式對(duì)外發(fā)布了指導(dǎo)全球半導(dǎo)體產(chǎn)業(yè)長(zhǎng)期發(fā)展的全新核心原則韜τ定律。

根據(jù)本次公開的演講內(nèi)容，韜τ定律的核心思路是用時(shí)間τ縮微替代沿用數(shù)十年的幾何縮微，。

作為半導(dǎo)體與電子系統(tǒng)未來(lái)演進(jìn)的全新指導(dǎo)原則，依托邏輯折疊等一系列自主創(chuàng)新技術(shù)，持續(xù)壓縮芯片內(nèi)部的信號(hào)傳播時(shí)延，不斷抬升晶體管的實(shí)際等效密度，最終實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的可持續(xù)迭代升級(jí)。

華為同步發(fā)布的邏輯折疊LogicFolding等核心技術(shù)，搭建起了貫穿基礎(chǔ)器件、底層電路、芯片設(shè)計(jì)到終端全場(chǎng)景系統(tǒng)的多層級(jí)協(xié)同優(yōu)化體系，整套體系以系統(tǒng)性降低時(shí)間常數(shù)τ為核心目標(biāo)，能夠同步驅(qū)動(dòng)芯片全鏈路的性能表現(xiàn)、能效比、晶體管密度實(shí)現(xiàn)穩(wěn)步提升。

何庭波在演講中，詳細(xì)拆解了華為過(guò)去幾年把韜τ定律落地到智能手機(jī)和AI計(jì)算兩大核心領(lǐng)域的完整實(shí)踐路徑。過(guò)去六年的技術(shù)迭代過(guò)程中，基于韜τ定律的技術(shù)框架，華為已經(jīng)成功完成設(shè)計(jì)并量產(chǎn)了381款不同定位的芯片產(chǎn)品，落地場(chǎng)景廣泛覆蓋千行百業(yè)的各類算力需求。

其中將于2026年秋季正式和消費(fèi)者見面的全新麒麟手機(jī)芯片，是行業(yè)內(nèi)首款率先完整采用邏輯折疊技術(shù)的量產(chǎn)旗艦芯片。按照當(dāng)前的技術(shù)迭代速度測(cè)算，到2031年，基于韜τ定律開發(fā)的高端芯片，實(shí)際等效晶體管密度就能達(dá)到當(dāng)前1.4納米制程芯片的同等水平。

通俗來(lái)說(shuō)，過(guò)去幾十年半導(dǎo)體行業(yè)一直遵循摩爾定律迭代，核心路徑就是靠不斷縮小晶體管的幾何尺寸也就是幾何縮微來(lái)抬升性能，發(fā)展到今天，傳統(tǒng)路徑已經(jīng)逼近物理極限，研發(fā)和生產(chǎn)成本都出現(xiàn)了暴漲，整個(gè)行業(yè)的迭代速度肉眼可見放緩。

華為這套邏輯折疊技術(shù)，核心就是用時(shí)間縮微徹底替代幾何縮微的傳統(tǒng)思路，把芯片從過(guò)去的單層平面結(jié)構(gòu)升級(jí)為雙層堆疊結(jié)構(gòu)，相當(dāng)于把過(guò)去的平房直接改造成多層樓房，用短距離垂直互連替代過(guò)去長(zhǎng)距離的平面走線。

說(shuō)白了華為這套全新技術(shù)路線，再也不用死磕極致的先進(jìn)制程，靠著雙層堆疊加垂直互連的架構(gòu)創(chuàng)新，就能大幅提升芯片的等效晶體管密度，用當(dāng)下成熟的工藝節(jié)點(diǎn)，就能實(shí)現(xiàn)芯片性能的跨越式飛躍。

華為發(fā)布全新半導(dǎo)體底層指導(dǎo)規(guī)則的消息，直接徹底引爆了整個(gè)中國(guó)芯片產(chǎn)業(yè)鏈的二級(jí)市場(chǎng)行情，上下游相關(guān)企業(yè)的股價(jià)全線沖高。

截至本次發(fā)稿時(shí)，華虹公司、華大九天直接收獲20厘米漲停，中芯國(guó)際漲幅超過(guò)16%（總市值突破1.22萬(wàn)億元），股價(jià)創(chuàng)下歷史新高，盛美上海、甬矽電子、拓荊科技、概倫電子等多家芯片上下游核心企業(yè)的股價(jià)漲幅，也全都超過(guò)了10%。