廣東
5月25日，在國際電路與系統(tǒng)研討會（ISCAS 2026）上，華為公司董事、半導體業(yè)務部總裁何庭波表示，將于今年秋季面世的麒麟手機芯片率先采用了邏輯折疊技術，性能大幅提升。
華為公司董事、半導體業(yè)務部總裁何庭波。攝影：王靖遠
何庭波說，2020年后，與合作伙伴一起，華為付出了巨大努力使手機芯片重回市場。2025年推出麒麟9030Pro后，華為手機芯片進入性能“飽和區(qū)”。為此，華為基于以“時間縮微”替代“幾何縮微”的新定律，找到了新的路徑，使手機芯片性能實現階躍式提升。
何庭波說，“麒麟2026”手機芯片是邏輯折疊技術的首次成功實施。它基于全新的自由邏輯設計理念，由單層擴展至了雙層，并實現晶體管密度等指標的大幅提升。“我們取得了一系列僅靠先進制程工藝難以取得的進步。”何庭波說，諸如此類的大量創(chuàng)新，會逐步落地到2027年及之后的量產芯片中。
“未來十年，我們會持續(xù)走向全面折疊，甚至走向更多層的折疊，持續(xù)優(yōu)化從器件、電路，到芯片和系統(tǒng)的全棧性能。”何庭波說，2026到2035年，隨著大量探索性的技術逐步產品化，晶體管的密度將持續(xù)提升，工作頻率將持續(xù)增長，將持續(xù)推出性能卓越的手機芯片。“我們的解決方案走得通，走得遠。我們新芯片的性能完全可以持續(xù)對標另外一條路徑。”
25日上午，華為公司董事、半導體業(yè)務部總裁何庭波在上海發(fā)布了“韜（τ）定律”，預計到2031年，基于該定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。
“韜定律”提出以“時間縮微”替代“幾何縮微”，以系統(tǒng)性降低時間常數（韜τ）為目標，通過邏輯折疊等創(chuàng)新技術，持續(xù)壓縮信號傳播時延，不斷提升晶體管密度，實現半導體與電子系統(tǒng)的持續(xù)演進。
這是中國在全球半導體領域首次提出指導產業(yè)發(fā)展的新原則，堪稱中國半導體從 “跟隨” 到 “定義路線” 的里程碑。
（內容來源：人民日報客戶端記者：谷業(yè)凱、于洋、林淵、王靖遠）
來源：深圳夢（微信號ID：SZeverything）
我們的使命是：星辰大海，只與夢想者同行！
擁有深圳夢，請關注（微信號ID：SZeverything）
特別聲明：以上內容(如有圖片或視頻亦包括在內)為自媒體平臺“網易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
