一份專利，暴露OpenAI自研芯片

公眾號記得加星標??，第一時間看推送不會錯過。

2026年4月初，OpenAI的一項名為《通過嵌入式邏輯橋實現高帶寬顯存芯粒、I/O芯粒與計算芯粒的非鄰接互聯》專利正式公開。

這項專利分享了一種AI芯片解決方案的計劃，該方案將包含多個 HBM 芯片和計算芯片，所有這些芯片都使用嵌入式邏輯橋連接，其提出了利用這些嵌入式邏輯橋在更遠距離之間進行高速互連的想法，將更多的芯片連接在一起。

我們不禁疑問：OpenAI靠大模型起家，為什么要做這件事？這份專利，在它更宏大的硬件藍圖里，又扮演什么角色？

物理約束，卡住整個行業(yè)

首先從這項專利試圖解決的問題說起。AI芯片對內存的依賴，遠比普通計算深得多。大語言模型在推理階段需要將海量參數和中間狀態(tài)存入片上可訪問的高速內存，而高帶寬顯存（HBM）正是為此而生的存儲方案——通過將多層DRAM芯片垂直堆疊，并用硅通孔連接，HBM實現了極高的帶寬密度，成為GPU和AI加速器的標配。

但HBM的集成存在一道硬性約束。根據JEDEC行業(yè)標準，HBM芯粒必須與計算芯粒緊密相鄰，金屬互聯線從計算芯粒的物理層（PHY）控制器到HBM信號引腳，距離不得超過6毫米。這條規(guī)定出于信號完整性的考量，超出這個范圍，高速信號的幅值就會因衰減而無法被可靠檢測，吞吐與延遲均會惡化。

6毫米聽起來已經很短，但放到芯片封裝尺度上，這條限制極為苛刻。一顆HBM芯粒的寬度通常超過5毫米、長度超過10毫米，而計算芯粒的周長約為32毫米左右。幾何約束下，傳統(tǒng)封裝最多只能在一顆計算芯粒周圍擺放四組HBM，再多就擺不下了。

四組HBM對于早年的AI工作負載或許尚夠，但隨著大模型參數規(guī)模飆升至萬億級別，推理階段對內存容量的需求已今非昔比。這道6毫米的物理紅線，正在成為制約AI芯片算力天花板的核心瓶頸之一。

嵌入式邏輯橋：突破限制的關鍵

OpenAI的專利方案，本質上是引入了一個主動信號中繼層，即嵌入式邏輯橋。

所謂嵌入式邏輯橋，是一塊嵌入在封裝基板內部的小型硅片，其中包含主動電路，能夠接收、放大并重新驅動來自HBM芯粒或計算芯粒的高速信號。有別于傳統(tǒng)封裝中僅提供金屬走線的被動中介層，邏輯橋內置了PHY物理層控制器、片上網絡、信號重復器和放大器等有源組件，從而將原本只能維持約6毫米的高速互聯距離延伸至16毫米乃至更遠。

這個改變看似微小，實則意義深遠。專利附圖展示了一顆計算芯粒搭配20組HBM堆疊的方案，是傳統(tǒng)封裝上限的五倍。在這種配置下，芯粒間的互聯全部通過嵌入式邏輯橋完成，并遵循UCIe（通用芯粒互聯標準）規(guī)范，保證了與行業(yè)生態(tài)的兼容性。

嵌入式邏輯橋還承擔了雙重功能。它既可以充當HBM堆疊的控制器，替代原本需要在計算芯粒上實現的HBM控制邏輯，將這部分功能下沉到封裝層；也可以提供面向芯粒間通信的高速PHY能力，使計算芯粒得以專注于推理計算本身，而非耗費芯片面積處理底層通信協(xié)議。專利中明確提及，裸片互聯接口符合UCIe標準，這意味著整套方案具備與第三方芯粒互操作的設計預期。

從架構邏輯上看，這是一種將封裝層智能化的思路。封裝不再只是將芯粒物理固定在一起的結構件，而成為一個具備信號處理能力的中間層，能夠主動管理芯粒間的高速數據流，打破純物理距離的束縛。

先行者英特爾

OpenAI專利中描述的嵌入式邏輯橋思路，與英特爾的EMIB（嵌入式多芯片互聯橋）技術高度契合。

英特爾的EMIB自2017年起就已進入大規(guī)模量產。其核心思路與OpenAI專利異曲同工：在有機封裝基板內嵌入微型硅橋，在橋接區(qū)域實現高密度、高速率的芯片間互聯，而無需鋪設貫穿整個封裝底面的大型硅中介層。相比硅中介層，EMIB的優(yōu)勢在于結構更輕薄、成本更低，且不受光刻版圖的尺寸限制，設計靈活度明顯更高。

英特爾后續(xù)又推出了EMIB-T（EMIB-TSV）變體，通過在橋接芯片中引入硅通孔，進一步強化了電源傳輸路徑，使其能夠支持HBM4/HBM4E等下一代高帶寬顯存的集成需求。EMIB-T還將最大封裝尺寸拓展至120×180毫米，并支持超過38個橋接點，以及12顆以上超過光刻版圖尺寸的裸片同框集成。

英特爾Data Center GPU Max系列是EMIB技術規(guī)模化落地的代表產品，通過EMIB 3.5D方案將2.5D橫向橋接與Foveros 3D垂直堆疊結合，封裝了47顆有源芯粒、超過1000億個晶體管。

值得關注的是，近期行業(yè)報道顯示，蘋果和高通已開始招募具備EMIB專業(yè)經驗的工程師，而英特爾封裝業(yè)務據報道也正在接洽AI ASIC客戶，并探索為臺積電制造的芯粒提供下游封裝服務的可能性。市場對EMIB技術的興趣，正隨臺積電CoWoS產能持續(xù)告急而升溫。

OpenAI的專利將技術路線指向嵌入式邏輯橋，又明確標注了與UCIe和HBM標準的兼容，這些線索合在一起，很難不讓人聯想到英特爾EMIB作為潛在技術合作路徑的可能性。至少在封裝架構的選擇上，OpenAI正在走一條與EMIB高度平行的道路。

專利之外：Titan計劃與更大的棋局

事實上，這份專利并非孤立存在，它是OpenAI龐大硬件布局中浮出水面的一塊拼圖。

2025年10月，OpenAI與博通正式官宣戰(zhàn)略合作，目標是聯合研發(fā)并部署10吉瓦規(guī)模的定制AI加速器，計劃于2026年下半年開始交付，并在2029年底前完成全面鋪開。雙方的合作框架早于公告簽署，最早可追溯至合作公告發(fā)布18個月前。從OpenAI官方聲明來看，合作的核心在于，將OpenAI在大模型研發(fā)中積累的架構認知直接嵌入硬件設計，而非繼續(xù)依賴通用GPU。

這顆內部代號“Titan”的芯片，據報道將采用臺積電N3工藝制造，目標是在2026年底前完成量產部署。與此同時，基于臺積電A16工藝的第二代芯片已進入規(guī)劃階段。在內存供應鏈層面，三星據報道已簽署向OpenAI供應HBM4的協(xié)議，將為Titan提供12層堆疊的高帶寬顯存。

Titan的定位，首要在于推理側。OpenAI對推理算力的需求已呈爆炸式增長，每周超過8億用戶規(guī)模背后，是持續(xù)攀升的token生成成本。相比通用GPU，針對推理工作負載深度定制的ASIC，在每次推理的能效比和成本表現上均具備結構性優(yōu)勢。這也是谷歌發(fā)展TPU的底層邏輯，通過專用硬件將推理單位成本壓低，使大規(guī)模服務成為可能。

OpenAI硬件副總裁Richard Ho在AI基礎設施峰會上明確闡述了這條邏輯。他指出，優(yōu)化不能停留在芯片層面，而必須貫穿模型架構、編譯器、芯片、硬件系統(tǒng)和計算內核的全鏈路。“很多廠商標榜的峰值性能，在實際部署中根本無法實現，只有打通全棧鏈路，才能精準測算真實吞吐與延遲，”他說。這番話點出了OpenAI進軍自研硬件的深層動機：控制全棧，才能優(yōu)化全鏈路。

從這個視角來看，專利中描述的內存架構方案，與Richard Ho在演講中強調的長效駐留AI智能體對大容量分布式內存的需求，形成了清晰的呼應。智能體任務跨越數天、涉及海量狀態(tài)數據，單GPU顯存的容量早已無法承載。將20組HBM堆疊整合進同一芯片封裝，正是在硬件層面為這類負載特性專門構建的答案。

算力成本與新的護城河

對于OpenAI而言，AI算力成本已經是這家未上市企業(yè)的不可承受之重了。

根據公開數據，建設1吉瓦規(guī)模的數據中心，總投入約500億美元，其中約350億美元用于采購高端加速芯片。英偉達GPU在其中占據主導，但其成本結構與供貨節(jié)奏都不受OpenAI掌控。

自研芯片的價值，正體現于此。知情人士透露，通過聯合博通定制硬件，OpenAI的芯片采購成本有望比采購英偉達產品壓低20%至30%。在10吉瓦的部署規(guī)模下，這一比例差距所對應的絕對金額，足以成為決定性的商業(yè)競爭優(yōu)勢。

但更深的護城河，來自技術沉淀的自我強化。專為推理工作負載設計的芯片，天然契合OpenAI自有模型的計算圖特征，可以在矩陣乘法、注意力機制、激活函數等關鍵算子上實現針對性優(yōu)化；而這些優(yōu)化積累反過來會加深對模型架構的理解，進而指導下一代芯片的設計，形成迭代閉環(huán)。谷歌TPU歷經十余年迭代，已深度適配Transformer架構，OpenAI走的正是同一條路，只是起步更晚，時間窗口更緊。

此外，自研芯片還能緩解供應鏈的脆弱性。英偉達GPU長期積壓訂單、交貨周期漫長已是行業(yè)常態(tài)，臺積電的CoWoS封裝產能據報道已被英偉達鎖定約六成。在算力競爭愈演愈烈的格局下，掌握獨立的芯片來源，意味著對自身擴張節(jié)奏的更強掌控力。

當然，風險同樣顯而易見。專用芯片面臨算法迭代快速過時的壓力：今天深度優(yōu)化的計算模式，可能在下一代模型中發(fā)生根本性轉變，屆時定制芯片的優(yōu)勢將大打折扣。芯片研發(fā)周期漫長，從架構設計到量產通常需要18至24個月，在AI技術以季度為單位迭代的節(jié)奏下，硬件與模型的對齊始終是一道難題。這也是Richard Ho在演講中特別強調大幅壓縮芯片研發(fā)周期的原因所在。

從一張專利圖，到一套系統(tǒng)

在行業(yè)看來，OpenAI這項新專利文件的意義，更多的是在于它展現了一種技術思維。

它所提出的嵌入式邏輯橋方案，解決的是一個看似局部的封裝問題，但其指向的是完整的計算基礎設施重構。更多的HBM意味著更大的模型權重可以駐留片上，更短的內存訪問延遲意味著更高的推理吞吐，更靈活的芯粒組合意味著更強的設計迭代能力。這些收益彼此關聯，共同構成長效AI智能體所需要的底層硬件支撐。

從技術源頭來看，嵌入式邏輯橋的思路并非OpenAI首創(chuàng)，英特爾EMIB已在行業(yè)中積累了將近十年的工程實踐與量產經驗。OpenAI能否借助英特爾的封裝能力將專利付諸實施，或者與臺積電、三星等合作方共同開發(fā)等效方案，是這一布局能否落地的關鍵變量。

但我們可以確定的是，這份專利與Titan芯片項目、與博通的全棧合作，以及OpenAI硬件團隊在公開場合傳遞的技術信號，共同勾勒出一張清晰的戰(zhàn)略圖譜：OpenAI正在把算力的控制權，從GPU供應商那里一點一點拿回來，并將其深度嵌入自己的AI服務之中。

*免責聲明：本文由作者原創(chuàng)。文章內容系作者個人觀點，半導體行業(yè)觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業(yè)觀察。

今天是《半導體行業(yè)觀察》為您分享的第4390內容，歡迎關注。

加星標??第一時間看推送

求推薦