英特爾發(fā)布18A-P工藝節(jié)點(diǎn) 率先用于“Diamond Rapids”

英特爾在夏威夷舉行的 VLSI Symposium 上正式公布了全新的 Intel 18A-P 代工工藝節(jié)點(diǎn)，這是在現(xiàn)有 Intel 18A 基礎(chǔ)上的一次重要增強(qiáng)與優(yōu)化。官方數(shù)據(jù)顯示，在相同功耗下，18A-P 可帶來約 9% 的性能提升；而在相同性能水平下，則可實(shí)現(xiàn)約 18% 的功耗降低，同時在芯片層級的導(dǎo)熱性能上提升 20%–40%，關(guān)鍵層級的通孔（via）電阻也降低約 10%–30%。

英特爾表示，該工藝已進(jìn)入風(fēng)險(xiǎn)試產(chǎn)階段，并將率先用于其下一代 Xeon 服務(wù)器處理器“Diamond Rapids”。

為實(shí)現(xiàn)上述指標(biāo)，英特爾對 18A 工藝從物理結(jié)構(gòu)和設(shè)計(jì)庫兩方面進(jìn)行了調(diào)整與擴(kuò)展。在標(biāo)準(zhǔn)單元庫方面，公司在 180HP 和 160HD 兩大庫中新增了多種單元選項(xiàng)，以覆蓋更寬的產(chǎn)品功耗與性能區(qū)間：面向低功耗設(shè)計(jì)，新增 W1 與 W1.5 單元；面向高性能場景，則推出采用“雙接觸”（dual contact）設(shè)計(jì)的 W3P 單元，在不增加占板面積的前提下，相比現(xiàn)有 W3 單元進(jìn)一步推高性能表現(xiàn)。

在熱管理層面，英特爾在晶圓前端集成了一種新的導(dǎo)熱材料，大幅降低芯片正面的熱阻，從而改善熱量從晶體管層到封裝及散熱系統(tǒng)的傳導(dǎo)效率。同時，英特爾還對其 EDA 設(shè)計(jì)工具進(jìn)行了更新，引入了對溫度分布更為敏感的版圖與布局能力，使設(shè)計(jì)團(tuán)隊(duì)能夠在物理設(shè)計(jì)階段就對發(fā)熱點(diǎn)和散熱路徑進(jìn)行更精細(xì)的優(yōu)化，從結(jié)構(gòu)上提升產(chǎn)品在高負(fù)載場景下的穩(wěn)定性與持續(xù)性能輸出。

首款采用 Intel 18A-P 工藝的產(chǎn)品，將是下一代 Xeon 7 級別的“Diamond Rapids”服務(wù)器處理器，其核心計(jì)算晶粒（Compute Tile）將全面基于這一新節(jié)點(diǎn)打造。“Diamond Rapids”在整體架構(gòu)上延續(xù)了當(dāng)前高端服務(wù)器 CPU 日益普及的“小芯片”思路，與 AMD EPYC 相似：將大量 CPU 核心拆分在多個采用先進(jìn)工藝的計(jì)算小芯片上，再通過集中化的 I/O 資源進(jìn)行互聯(lián)，以此實(shí)現(xiàn)更為均衡、接近一致的內(nèi)存訪問延遲，并便于在同一封裝內(nèi)擴(kuò)展到更高的核心數(shù)量與帶寬配置。

在封裝內(nèi)部，“Diamond Rapids”配置了四個計(jì)算小芯片（Compute Tile），英特爾也將其稱為“核心構(gòu)建模塊”（Core Building Block，CBB）。每一塊計(jì)算小芯片基于 18A-P 工藝，內(nèi)部集成 48 個代號為“Panther Cove”的性能核心（P-core），并配備本地化的三級緩存（L3 Cache）。在四塊計(jì)算小芯片疊加之后，整顆處理器封裝內(nèi)的 CPU 總核心數(shù)達(dá)到 192 個。與不少過去的 Xeon 設(shè)計(jì)不同，這一代核心并未啟用超線程技術(shù)，因此整個平臺為 192 核 / 192 線程配置，主打通過單線程性能與核心堆疊來滿足高密度服務(wù)器與云計(jì)算負(fù)載的需求。

在 I/O 與內(nèi)存子系統(tǒng)方面，“Diamond Rapids”采用了與計(jì)算芯片分離的設(shè)計(jì)：四塊計(jì)算小芯片通過互連與兩塊 I/O 與內(nèi)存樞紐（IMH，I/O and Memory Hub）小芯片相連。這兩塊 IMH 小芯片預(yù)計(jì)將采用相對成熟的工藝節(jié)點(diǎn)（如 Intel 3），以在成本與能效之間取得平衡。每塊 IMH 小芯片都集成一個 8 通道 DDR5 內(nèi)存控制器，因此整顆處理器封裝合計(jì)支持 16 通道 DDR5 內(nèi)存，為高帶寬、高容量內(nèi)存場景提供支撐。

擴(kuò)展總線方面，“Diamond Rapids”將成為英特爾首款正式引入 PCI Express 6.0 的服務(wù)器處理器平臺。與當(dāng)前廣泛部署的 PCIe 5.0 相比，PCIe 6.0 在雙向帶寬上實(shí)現(xiàn)翻倍，為高性能加速卡、存儲設(shè)備以及高速網(wǎng)絡(luò)接口等提供更充裕的鏈路能力。不過，英特爾尚未公開該平臺具體的 PCIe 通道數(shù)量與分配方案，預(yù)計(jì)將在后續(xù)產(chǎn)品發(fā)布或平臺簡報(bào)中進(jìn)一步披露。

由于集成了多塊大規(guī)模計(jì)算與 I/O 小芯片，并在封裝內(nèi)部通過復(fù)雜的互連與供電網(wǎng)絡(luò)進(jìn)行整合，“Diamond Rapids”采用了面積更大的封裝基板，并引入全新的 LGA9324 處理器插槽。LGA9324 擁有極高的觸點(diǎn)數(shù)量，以滿足處理器在供電、內(nèi)存通道、PCIe 通道以及其他高速接口上的需求，也預(yù)示著這一平臺主要面向高端數(shù)據(jù)中心與企業(yè)級服務(wù)器市場。

按英特爾當(dāng)前給出的時間表，Xeon 7“Diamond Rapids”家族預(yù)計(jì)將在 2027 年正式推向市場，屆時將與業(yè)界其他采用最新制程工藝和小芯片架構(gòu)的服務(wù)器處理器展開競爭。對于英特爾而言，18A-P 工藝以及以“Diamond Rapids”為代表的產(chǎn)品，不僅是其制程路線圖中的關(guān)鍵一環(huán)，也被視為在數(shù)據(jù)中心與服務(wù)器領(lǐng)域重整旗鼓、正面應(yīng)對對手的重要籌碼。